Rubrika: Reléové obvody

Čítač se skládá z klopných obvodů typu T, které jsou zapojené v řadě za sebou. Pokud na vstup připojíme obdelníkový signál, tak při každé sestupné hraně změní výstup svůj stav. Díky propojení jednotlivých klopných obvodů se výstup jednoho přenese na vstup druhého a dál. Tím dochází k čítání vstupních impulsů v binárním tvaru a zároveň i k jejich dělení 2, 4, 8 a 16.

Jako generátor signálu jsem použil arduino s rotačním enkodérem a OLED displejem. Napsal jsem jednoduchý program který generuje obdélníkový signál s možností změny enkodérem a zobrazuje na displeji dobu trvání logických stavů.

Klopný obvod typu T je velice důležitý klopný obvod. Má široké možnosti využití od děličů frekvence a čítačů, po zapínání a vypínání spotřebiče jedním tlačítkem. K jeho konstrukci jsou potřeba minimálně 2 relé, 2 diody a přepínač. Při použití 3 relé je možné ovládat vstup tlačítkem nebo přímo signálem. Funkce je následující:
Pokud na vstup IN připojíme obdelníkový signál, tak při každé sestupné hraně změní výstup svůj stav. V podstatě dělí vstupní frekvenci dvěma.

Klopný obvod typu RS je jeden z nejjednodušších klopných obvodů. K jeho konstrukci stačí pouze 2 relé. Funkce je následující:
Pokud je na obou vstupech S (set, nastavení) a R (reset, nulování) logická 0, výstup Q zůstává nezměněn. Po nastavení logické 1 na vstup S, se výstup Q změní také na logickou 1, a zůstane nastaven. Po nastavení logické 1 na vstup R se výstup Q vynuluje. Při nastavení obou vstupů na logickou 1, je obvod v neurčitém stavu, proto je tento stav zakázaný.

Hradlo XOR, neboli exklusivní logický součet, obsahuje minimálně dva vstupy a jeden výstup. Jak vidíme v pravdivostní tabulce, na výstupu Q je log.1 pouze pokud jsou na vstupech rozdílné log. hodnoty.

Hradlo OR, neboli logický součet, obsahuje minimálně dva vstupy a jeden výstup. Jak vidíme v pravdivostní tabulce, na výstupu Q je log.0 pouze pokud je log.0 také na všech vstupech.

Hradlo NOT, neboli inverze, je nejjednodušší hradlo ze všech. Umí jen obracet vstupní hodnotu na hodnotu opačnou. K realizaci stačí pouze jedno relé.

Hradlo AND, neboli logický součin, obsahuje minimálně dva vstupy a jeden výstup. Jak vidíme v pravdivostní tabulce, na výstupu Q je log.1 pouze pokud je log.1 také na všech vstupech.